一种高速开关电容动态锁存比较器分析与设计

设计了一种基于CMOS工艺的开关电容动态锁存比较器。该比较器包含一个共模不敏感全差分开关电容采样级和一级动态锁存比较器。开关电容采样级验证了比较器的输入共模范围,动态锁存器采用两个正反馈锁存器和额外的反馈环路提高了锁存的速度。基于0.18μm 1.8V CMOS工艺进行了版图设计和后仿真,结果表明该比较器可以应用于200 MSPS高精度流水线模数转换器。     

一种SOI nLDMOS的开态特性设计

介绍了一种用于高压电平位移电路的SOInLDMOS器件结构,对其漂移区、sink区、bufferN场板等结构参数进行器件工艺联合仿真,并分析相关结构参数对开态特性的影响,用于指导高压MOS器件尤其是基于SOI的横向MOS器件的开态特性设计。采用优化的参数,器件关态击穿电压为296V,开态击穿电压为265V,比导通电阻为60．9mΩ·cm^2。     

一种基于FPGA的嵌入式块SRAM的设计

文章中提出了一种应用于FPGA的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下,可对所有存储单元进行清零,且编程后为两端口独立的双端存储器。当与FPGA其他逻辑块编程连接时,能实现FIFO等功能。基于2.5V电源电压、chart0.22μm CMOS单多晶五铝工艺设计生产,流片结果表明满足最高工作频率200MHz,可实现不同位数存储器功能。     

先进相移掩模(PSM)工艺技术

先进相移掩模(PSM)制造是极大规模集成电路生产中的关键工艺之一,当设计尺寸(CD)为0.18μm时,就必须在掩模关键层采用OPC(光学邻近校正)和PSM(相移技术),一般二元掩模由于图形边缘散射会降低整体的对比度,无法得到所需要的图形。通过相位移掩模(PSM)技术可以显著改善图形的对比度,提高图形分辨率。相移掩模是在一般二元掩模中增加了一层相移材料,通过数据处理、电子束曝光、制作二次曝光对准用的可识别标记、二次曝光、显影、刻蚀,并对相移、缺陷等进行分析和检测,确保能达到设计要求。     

基于CPLD的ARINC429总线接口系统设计

文章首先简单介绍了ARINC429航空总线的应用背景和总线传输协议的基本内容。然后根据ARINC429航空总线标准的要求,提出一种基于ACTEL公司CPLD的透明数据传输系统方案。在QUARTUSⅡ和MODELSIM的设计平台上,该系统成功实现12路ARINC429信号接收和4路ARINC429信号发送的功能,每个通道都包括32×8的数据FIFO,ARINC429字长为32位,主机接口采用16位,429数据速率支持12.5kbps与100kbps,数据传输实时可靠,能较好地满足ARINC429通信系统的要求。该电路系统采用正向设计,VerilogHDL硬件语言描述,ACTEL公司A3P250VQG100I实现,规模十四万门左右,采用VQFP100封装,双电源设计,功耗低至0.4W,能较好地满足工业级电路系统低功耗的设计要求。     

一种高线性度CMOS自举采样开关

作为ADC系统与外界的接口,采样开关的性能优劣直接决定了ADC所接收到的信号纯度和真实性。高线性度的CMOS开关可在极大程度上抑制采样时间不确定、时钟馈通和电荷注入等非线性误差。文章首先讨论了MOS采样开关非线性的来源和互补型CMOS采样开关的不足之处,然后设计实现了一种高线性度CMOS自举采样开关。仿真结果表明所设计的高线性度CMOS自举开关的SFDR达101.5dB,可以适用于16位精度的ADC应用要求。     

Low power time-interleaved 12-bit 500MS／s charge-domain ADC

A feed-forward common-mode(CM) charge compensation circuit and a foreground calibration technique for the high speed charge-domain (CD) pipelined analog-to-digital converter (ADC) is presented to solve the problem that the precision of CD pipelined ADCs is restricted by the variation of the input CM charge and the offset error. The proposed compensation circuit and the calibration technique can compensate the CM charge and errors caused by the variation of the input CM charge and offset respectively. Based on the feed-forward CM charge compensation circuit and the offset error foreground calibration technique, a 12bit 500MS／s time-interleaved CD pipelined ADC is designed and realized in a 1P6M 018μm CMOS process. The ADC achieves the spurious free dynamic range (SFDR) of 775dB and the signal-to-noise-and-distortion ratio (SNDR) of 627dBFS for a 199MHz input at a full sampling rate. The variation of signal-to-noise ratio is less than 3dB for the input CM voltage in the 0 to 12V range. The power consumption of the prototype ADC is only 220mW at 18V supply and occupies the active die area of 624mm².     

嵌入式高速ADC的最新研究进展

随着数字化程度的不断深入,系统级芯片（SoC）已成为当前发展主流,系统芯片对高速高精度嵌入式ADC的需求日益迫切。CMOS工艺尺寸的等比例缩小为ADC速度的提高提供了条件,但是对实现ADC高信噪比的限制越来越大。文章首先讨论了CMOS工艺尺寸的不断等比例缩小对ADC性能的影响,其次讨论了采用数字电路进行纠错补偿、省略运算跨导放大器（OTA）使用以及采用电流域信号处理技术等适用于嵌入式高速ADC设计的最新技术进展。     

流水线模数转换器研究现状

基于运算放大器(OTA)的开关电容技术是目前流水线模数转换器(ADC)的主要实现方式.由于该技术需要使用高增益宽带宽OTA来保证电路的速度和精度,基于该技术的流水线ADC难以在纳米级CMOS工艺条件下实现并且功耗限制日益突出.文章首先介绍了流水线ADC的基本原理,其次介绍了基于OTA的开关电容实现技术及其在纳米级CMO...     

LVDS（低压差分信号）测试技术研究

LVDS信号是一种高速串行总线标准,主要应用在视频信号传输等领域。LVDS器件应用越来越广泛,其测试技术面临越多挑战。文章首先介绍了LVDS信号的特点,从信号完整性方面介绍了LVDS在设计时需要注意的问题,并讨论了LVDS器件测试中涉及到的抖动、眼图、误码率等主要问题。同时介绍了如何将大规模自动测试系统（UltraFL...